Masaki Yonekura and Hiroki Is…
I/Q Mismatch Compensation ΔΣ Modulator Using Ternary Capacitor Rotation Technique,
A 1.6 Gs/S 3.17 mW 6-B Passive Pipelined Binary-Search ADC with Memory Effect Canceller and Reference Voltage Calibration,
Koki Tanaka, Ryo Saito, and H…
バイナリサーチとフラッシュ動作の動的切替を用いたパワースケーラブルADC
田中公貴，吉岡健太郎，斎藤涼，石黒仁揮，
「バイナリサーチ…
高分解能SAR-ADCのためのS/N比自動判定VCOベース比較器
勝呂拓馬，吉岡健太郎，石黒仁揮，
「高分解能S…
A 0.5-V 5.2-fJ/Conversion-Step Full Asynchronous SAR ADC With Leakage Power Reduction Down to 650 pW by Boosted Self-Power Gating in 40-nm CMOS,
R. Sekimoto, A. Shikata, K. Yo…
A 0.0058mm2 7.0 ENOB 24MS/s 17fJ/conv. Threshold Configuring SAR ADC with Source Voltage Shifting and Interpolation Technique,
K. Yoshioka, A. Shikata, R. Se…